數(shù)字邏輯計(jì)算機(jī)組成原理與結(jié)構(gòu)設(shè)計(jì)系統(tǒng) 型號(hào):VV511-LH-C24B庫號(hào)：M68313   查看hh LH-C24B 計(jì)算機(jī)組成原理與結(jié)構(gòu)設(shè)計(jì)系統(tǒng) 數(shù)字邏輯 一、功能特點(diǎn)1、可完成“數(shù)字邏輯”和“計(jì)算機(jī)組成原理”課程的邏輯電路實(shí)驗(yàn)；2、可完成“計(jì)算機(jī)組成原理”和“計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)”課程的CPU實(shí)驗(yàn)；3、配套《計(jì)算機(jī)組成原理實(shí)踐教程》由清華大學(xué)出版社出版發(fā)行。 二、特點(diǎn)1、系統(tǒng)要求有基礎(chǔ)性實(shí)驗(yàn)主板和FPGA設(shè)計(jì)橋組成，可以實(shí)現(xiàn)虛實(shí)結(jié)合的實(shí)驗(yàn)?zāi)Ｊ健?、基于FPGA的實(shí)驗(yàn)，可以結(jié)合教學(xué)內(nèi)容設(shè)計(jì)實(shí)驗(yàn)，便于和課堂教學(xué)相配套，改變課堂講一套、實(shí)驗(yàn)做另外一套的狀況。既可以支持設(shè)計(jì)型、創(chuàng)X型實(shí)驗(yàn)，也可用設(shè)計(jì)好的電路進(jìn)行原理驗(yàn)證型實(shí)驗(yàn)，便于實(shí)施多層次的實(shí)驗(yàn)教學(xué)。3、學(xué)生所有的操作都是在計(jì)算機(jī)的虛擬界面上完成，甚至不需要實(shí)驗(yàn)板具有實(shí)際的開關(guān)按鍵、指示燈數(shù)碼管等元件，具有真實(shí)感的虛擬實(shí)驗(yàn)板，并且基于原理圖的虛擬實(shí)驗(yàn)板，使學(xué)生將注意力集中在實(shí)驗(yàn)原理上4、實(shí)驗(yàn)過程可視化：在虛擬實(shí)驗(yàn)板上操作，以信息流方式顯示CPU的指令執(zhí)行過程，5、支持用戶自定義實(shí)驗(yàn)內(nèi)容、自定義虛擬實(shí)驗(yàn)板、自定義CPU數(shù)據(jù)通路。。系統(tǒng)提供虛擬實(shí)驗(yàn)板設(shè)計(jì)工具，用戶可為自己的實(shí)驗(yàn)定制虛擬實(shí)驗(yàn)界面。6、模型機(jī)實(shí)驗(yàn)時(shí)，可動(dòng)態(tài)顯示實(shí)驗(yàn)CPU的運(yùn)行狀態(tài)。CPU內(nèi)部狀態(tài)通過調(diào)試電路傳遞到用戶界面，以數(shù)據(jù)記錄和圖形化兩種形式顯示。顯示當(dāng)前的控制信號(hào)、變化的數(shù)值以及信息流動(dòng)，方便學(xué)生調(diào)試設(shè)計(jì)，加深對(duì)指令執(zhí)行過程的理解。也可用于教學(xué)演示。7、模型機(jī)的設(shè)計(jì)調(diào)試支持微指令單步、微指令斷點(diǎn)、指令單步、斷點(diǎn)、Q速等運(yùn)行方式?？赏ㄟ^軟件界面輸入、查看和保存控存、主存內(nèi)容8、微程序控制或基本多周期MIPS等CISC或RSIC實(shí)驗(yàn)CPU的設(shè)計(jì)調(diào)試界面;用戶可以擴(kuò)充自己的實(shí)驗(yàn)CPU，只需要通過腳本描述CPU的特性即可由實(shí)驗(yàn)調(diào)試系統(tǒng)可視化顯示。 三、系統(tǒng)主要組成1、基礎(chǔ)實(shí)驗(yàn)主板 主存儲(chǔ)器8K字節(jié)，用于存放用戶程序和數(shù)據(jù)；4片4位的算術(shù)邏輯單元74LS181功能發(fā)生器級(jí)聯(lián)而成運(yùn)算器模塊；雙向通用移位寄存器，以實(shí)現(xiàn)邏輯移位功能；一個(gè)進(jìn)位產(chǎn)生器74LS182；控制器采用微程序方案實(shí)現(xiàn)，控存字長為24位，可用容量為1024字節(jié)，且用電可擦寫的E2ROM存儲(chǔ)器芯片組成，支持動(dòng)態(tài)微程序設(shè)計(jì)；24位微程序手動(dòng)輸入并顯示模塊；手動(dòng)16位數(shù)據(jù)輸入模塊；2位七段數(shù)碼管以顯示程序運(yùn)行的結(jié)果；微地址發(fā)生器模塊和微地址顯示模塊、微地址控制模塊；數(shù)據(jù)總線顯示模塊，用于顯示數(shù)據(jù)總線上的動(dòng)態(tài)數(shù)據(jù)；總線地址顯示模塊，用于顯示地址總線上的動(dòng)態(tài)地址；指令寄存器和地址寄存器模塊；二片大規(guī)模 CPLD 和單片機(jī)作為整機(jī)的主控器件，可以完成部件實(shí)驗(yàn)和整機(jī)模型機(jī)設(shè)計(jì)實(shí)驗(yàn)。2、FPGA設(shè)計(jì)橋1）承載片上調(diào)試器以及實(shí)驗(yàn)電路，連接計(jì)算機(jī)和基礎(chǔ)實(shí)驗(yàn)主板。2）基于FPGA設(shè)計(jì)，由Altera Cyclone IV EP4CE6E、嵌入式STM32和時(shí)鐘電路、USB通信電路等組成。3）和電腦的連接采用標(biāo)準(zhǔn)USB接口（非串轉(zhuǎn)USB)。3、配套軟件1）自設(shè)計(jì)的實(shí)驗(yàn)軟件提供操作實(shí)驗(yàn)電路的虛擬界面，具有。2) 實(shí)驗(yàn)系統(tǒng)集成動(dòng)態(tài)調(diào)試運(yùn)行軟件，實(shí)驗(yàn)原理、目的、芯片、查詢等功能集于一體,方便多媒體教學(xué)。3）以彩色流程圖方式全程監(jiān)視程序的運(yùn)行狀態(tài)和運(yùn)行結(jié)果。4) 帶有上位主機(jī)的本系統(tǒng)調(diào)試debug軟件，對(duì)CPU及其組成的實(shí)驗(yàn)計(jì)算機(jī)，具有啟、停，程序加載與校驗(yàn)。5)在單步、單指、斷點(diǎn)運(yùn)行時(shí)，在CPU的回收邏輯配合下，debug將自-動(dòng)回收顯示CPU內(nèi)部寄存器、總線、狀態(tài)等信息，可及時(shí)發(fā)現(xiàn)錯(cuò)誤。用戶可在CPU的回收邏輯里，自己選擇所要看的信息。 四、可以實(shí)現(xiàn)的實(shí)驗(yàn)項(xiàng)目 基礎(chǔ)實(shí)驗(yàn)項(xiàng)目1、8位算術(shù)邏輯運(yùn)算實(shí)驗(yàn)2、帶進(jìn)位控制8位算術(shù)邏輯運(yùn)算實(shí)驗(yàn)3、16位算術(shù)邏輯運(yùn)算實(shí)驗(yàn)4、移位運(yùn)算器實(shí)驗(yàn)5、存儲(chǔ)器實(shí)驗(yàn)6、微控制器實(shí)驗(yàn)7、基本模型機(jī)的設(shè)計(jì)與實(shí)現(xiàn)8、帶移位運(yùn)算的模型機(jī)的設(shè)計(jì)與實(shí)現(xiàn)9、復(fù)雜模型機(jī)的設(shè)計(jì)與實(shí)現(xiàn)10、帶移位運(yùn)算的模型機(jī)的設(shè)計(jì)與實(shí)現(xiàn)11、復(fù)雜模型機(jī)的設(shè)計(jì)與實(shí)現(xiàn) 設(shè)計(jì)性實(shí)驗(yàn)項(xiàng)目12、密碼器設(shè)計(jì)13、多功能運(yùn)算電路設(shè)計(jì)14、算術(shù)邏輯單元設(shè)計(jì)15、數(shù)據(jù)通路設(shè)計(jì)16、硬布線控制器設(shè)計(jì)17、G速緩沖存儲(chǔ)器設(shè)計(jì)18、中斷控制器設(shè)計(jì) 19、基于CISC和RISC處理器構(gòu)成的實(shí)驗(yàn)計(jì)算機(jī)的設(shè)計(jì)與實(shí)現(xiàn) 20、用芯片在模型機(jī)的基礎(chǔ)上設(shè)計(jì)一個(gè)8位輸入輸出并行接口芯片8212。 21、基于流水構(gòu)成模型計(jì)算機(jī)的實(shí)驗(yàn)