計算機組成原理與系統(tǒng)結(jié)構(gòu)實驗箱
型號：AODD-JD-CPTH+
計算機組成原理與系統(tǒng)結(jié)構(gòu)實驗箱
一、系統(tǒng)簡介
AODD-JD-CPTH+是我公司吸收了*的計算機組成原理實驗儀的優(yōu)點,研制開發(fā)的一款八位、十六位兼容設(shè)計的計算機組成原理和系統(tǒng)結(jié)構(gòu)實驗儀，系統(tǒng)由八位機主板和十六位機擴展實驗板組成，主板以八位機模式，用TTL74系列器件加多片在線可編程CPLD構(gòu)建模型機部件，大大提高了實驗系統(tǒng)可靠性和二次開發(fā)的靈活性,讓學生以可視方式觀察CPU內(nèi)各部件工作過程和模型機的實現(xiàn)。擴展實驗板以十六位機模式，用12萬門EP1C6芯片構(gòu)建模型機所有部件，并配置64K×16位存儲器，通過VHDL語言編程，可設(shè)計16位機的部件和模型機，學生將設(shè)計好的電路下載到FPGA芯片上，實現(xiàn)16位機的部件和模型機功能；也可完成其它設(shè)計性實驗和課程設(shè)計實驗。在對八位機了解的基礎(chǔ)上，讓學生對十六位計算機組成原理有更深刻的理解，實現(xiàn)質(zhì)的飛躍，為FPGA設(shè)計CPU打下堅實基礎(chǔ)。滿足不同層次的教學的需求。系統(tǒng)軟件提供了詳盡的信息窗口、運行圖表和多類幫助信息,使教學的過程輕松自如。
計算機組成原理與系統(tǒng)結(jié)構(gòu)實驗箱
二、系統(tǒng)特點
（1）先進的硬件設(shè)計，充分展示計算機結(jié)構(gòu)模型，每個模塊均有數(shù)碼管實時監(jiān)視，模塊間線條明快，數(shù)據(jù)/指令流向一目了然。
（2）完善的硬件配置，實驗電路以分立器件為主，同時配備CPLD，支持部分模塊的重構(gòu)。
（3）開放的軟硬件設(shè)計，支持用戶新建指令/微指令的系統(tǒng)設(shè)計。
（4）控制器的有機結(jié)合，只需撥動選擇開關(guān)，就可實現(xiàn)微程序或組合邏輯控制的切換。
（5）提供多種工作方式，支持手動、脫機、聯(lián)機。
（6）提供三總線接口和鎖緊插座，支持I/O擴展。
（7）提供多種指令系統(tǒng)，支持基本模型機、指令流水線、RISC模型機實驗。
計算機組成原理與系統(tǒng)結(jié)構(gòu)實驗箱
（8）強大的指令功能，支持多種尋址方式和中斷、子程序調(diào)用等。
（9）豐富的調(diào)試手段，具有單步、微單步、運行、暫停等功能。
（10）提供聯(lián)機調(diào)試軟件，自帶編譯器、支持匯編語言源程序調(diào)試，圖形化動態(tài)顯示計算機結(jié)構(gòu)模型的數(shù)據(jù)/指令流向,操作歷史記錄狀態(tài)顯示，方便用戶查找歷史記錄。
（11）提供30路邏輯分析波形圖（示波器）,可讓學生在實驗時實時地觀測到指令與時序的關(guān)系，可有效的提高教學效果。
（12）實驗儀提供LCD液晶顯示，通過實驗儀或PC機鍵盤,在線動態(tài)修改寄存器、程序/微程序計數(shù)器、程序/微程序存貯器的內(nèi)容。
