PCIe5630系統(tǒng)框圖主要由模擬信號調(diào)理電路、ADC模塊、DAC模塊、自校準模塊、數(shù)字信號保護電路、FPGA控制模塊組成。
1 產(chǎn)品概述
產(chǎn)品型號 | PCIe5630 |
產(chǎn)品系列 | 數(shù)據(jù)采集卡 |
總線類型 | PCIe總線 |
操作系統(tǒng) | XP、Win7 |
板卡尺寸 | 167.67mm(長) * 111.15mm(寬) |
2 AD模擬量輸入
ADC分辨率 | 16位(Bit) | |
輸入通道 | 64路單端、32路差分 | |
輸入量程 | ±10V、±5V、±2.5V、0~10V 、0~5V | |
采樣方式 | 異步采樣 | |
過壓保護 | ±12V | |
校準方式 | 軟件自動校準 | |
采樣率 | 單通道:大采樣頻率為500 KSps 多通道:各通道大采樣頻率=500 KSps / 設(shè)置的采樣通道總數(shù) | |
存儲器深度 | 16K字(點)FIFO存儲器 | |
采樣模式 | 按需單點采樣、有限點采樣、連續(xù)采樣 | |
觸發(fā)源 | 軟件強制觸發(fā)、模擬觸發(fā)、數(shù)字觸發(fā) | |
觸發(fā)方向 | 下降沿觸發(fā)、上升沿觸發(fā)、變化觸發(fā) | |
觸發(fā)源輸入范圍 | ATR輸入范圍 | ±10V |
DTR輸入范圍 | 標(biāo)準TTL電平 | |
輸入阻抗 | 10MΩ | |
程控增益 | 1倍、2倍、4倍、8倍 | |
時鐘源 | 內(nèi)時鐘、外時鐘 | |
外時鐘輸入范圍 | <= 500KHz,TTL電平信號 |
3 DA模擬量輸出
輸出通道 | 4路 | |
轉(zhuǎn)換精度 | 16位
| |
采樣方式 | 同步輸出 | |
輸出量程 | 0~5V、0~10V 、±5V、±10V、±2.5V、-2.5~7.5 V | |
轉(zhuǎn)換速率 | 單通道1MSps,多通道500KSps | |
存儲器深度 | 16K字(點)FIFO存儲器 | |
采樣模式 | 按需單點采樣、有限點采樣、連續(xù)采樣 | |
觸發(fā)源 | 軟件強制觸發(fā)、模擬觸發(fā)、數(shù)字觸發(fā) | |
觸發(fā)方向 | 下降沿觸發(fā)、上升沿觸發(fā)、變化觸發(fā) | |
觸發(fā)源輸入范圍 | ATR輸入范圍 | ±10V |
DTR輸入范圍 | 標(biāo)準TTL電平 | |
時鐘源 | 內(nèi)時鐘、外時鐘 |
4 DIO數(shù)字量輸入輸出/PFI功能可編程數(shù)字信號
通道數(shù) | 共32路 8路靜態(tài)DIO(P0.<0..7>), 24路PFI(PFI<0..7>/P1,PFI<8..15>/P2,PFI<16..23>/P3) | ||
電氣標(biāo)準 | TTL兼容 | ||
方向控制 | 可獨立配置為輸入或輸出 | ||
默認上電狀態(tài) | 輸入 | ||
輸入邏輯電平 | 高電平 | 大電壓 | 5V |
小電壓 | 2V | ||
低電平 | 大電壓 | 0.8V | |
小電壓 | 0V | ||
輸出邏輯電平 | 高電平 | 大電壓 | 5V |
小電壓 | 3.8V | ||
低電平 | 大電壓 | 0.44V | |
小電壓 | 0V | ||
大輸入范圍 | 0~5V | ||
下拉電阻 | 10 KΩ | ||
單通道驅(qū)動能力 | ±24mA | ||
過壓保護 | 5V |
5 計數(shù)器
通道數(shù) | 2路 | ||
分辨率 | 32 位 | ||
電氣標(biāo)準 | TTL兼容 | ||
輸入輸出 邏輯電平 | 高電平 | 大 | 5V |
小 | 3.8V | ||
低電平 | 大 | 0.44V | |
小 | 0V |
6 板卡功耗
電壓 | 典型值(mA) | 大值(mA) |
+3.3V | 550 | 600 |
+5V | 380 | 1A(所有DO滿載輸出) |