微型雙通道調制解調鎖相放大器
昕虹的鎖相解調板是以當今FPGA +ARM單片機的業(yè)界主流配置而設計。浮點數(shù)數(shù)字信號處理的計算任務由 FPGA硬件加速完成，而結果數(shù)據(jù)采集和上位機交互由ARM單片機處理。為了提高性價比，系統(tǒng)以獨立雙輸入輸出通道為原則設計，從而在單板上實現(xiàn)雙路鎖相通道的應用。
微型雙通道調制解調鎖相放大器 昕虹的鎖相解調板是以當今FPGA +ARM單片機的業(yè)界主流配置而設計。浮點數(shù)數(shù)字信號處理的計算任務由 FPGA硬件加速完成，而結果數(shù)據(jù)采集和上位機交互由ARM單片機處理。為了提高性價比，系統(tǒng)以獨立雙輸入輸出通道為原則設計，從而在單板上實現(xiàn)雙路鎖相通道的應用。
微型雙通道調制解調鎖相放大器
鎖相放大器使用了 PSD（Phase Sensitive Detector）——相位敏感檢測器的技術，只有存在于特定參考頻率的信號可以被挑選出來，而其他頻率的噪聲及干擾信號則不會被檢出。它是用來檢測極微弱的 AC 信號的高靈敏數(shù)據(jù)采集器，即使在噪聲高于信號數(shù)千倍的情況下也可得到精確的測量。
傳統(tǒng)的鎖相放大器利用了模擬變頻混頻器和 RC 濾波器，它需要大量的模擬電路設計和優(yōu)化模擬信號解調?，F(xiàn)今，鎖相放大器自身正在變革，*的集成電路技術和快速數(shù)字信號處理（DSP）的應用替代了傳統(tǒng)的模擬器件，可使其靈敏度及可靠性提高了數(shù)百倍。
昕虹的鎖相解調板是以當今FPGA +ARM單片機的業(yè)界主流配置而設計。浮點數(shù)數(shù)字信號處理的計算任務由 FPGA硬件加速完成，而結果數(shù)據(jù)采集和上位機交互由ARM單片機處理。為了提高性價比，系統(tǒng)以獨立雙輸入輸出通道為原則設計，從而在單板上實現(xiàn)雙路鎖相通道的應用。比如，一路通道可用作測量信號，而另一路可用作參考信號；亦或一路做一次諧波解調，而另一路做二次諧波解調。雙路低噪聲模數(shù)轉換器將模擬信號采樣，轉換成了兩路獨立的數(shù)字數(shù)據(jù)流，緊接著由 FPGA 運算結果。FPGA 的計算結果能夠被傳送到ARM單片機做進一步的低速信號處理，然后通過串行通訊端口傳送*位機或PC機。鎖相解調結果也可直接通過輔助數(shù)模轉換器（AUX_DACs）轉換為模擬信號輸出。而直接數(shù)字合成器（DDS）則被用來產生模擬信號輸出給兩路高速數(shù)模轉換器（DACs），對激光器或其他發(fā)射器進行外部調制。
