描述
TMS320C67x™DSP（包括TMS320C6713B器件)構成了TMS320C6000™DSP平臺中的浮點DSP系列。C6713B器件基于德州儀器（TI）開發(fā)的高性能，高級超長指令字（VLIW）架構，使其成為多通道和多功能應用的理想選擇。
C6713B工作頻率為225 MHz，每秒可提供高達13.5億的浮點運算速度（MFLOPS），每秒1.8億條指令（MIPS），雙固定/浮點乘法器可達4.5億次乘法累加運算第二（MMACS）。
C6713B工作頻率為300 MHz，每秒可提供高達1800萬次浮點運算（MFLOPS），每秒2400萬條指令（MIPS），并具有雙固定/浮點乘法器，每個乘法累加運算次數(shù)高達6億次第二（MMACS）。
C6713B采用兩級緩存架構，并具有強大而多樣的外設。一級程序緩存（L1P）是一個4K字節(jié)的直接映射緩存，一級數(shù)據(jù)緩存（L1D）是一個4K字節(jié)的2路組關聯(lián)緩存。二級存儲器/高速緩存（L2）由在程序和數(shù)據(jù)空間之間共享的256K字節(jié)的存儲空間組成。L2存儲器中256K字節(jié)的64K字節(jié)可以配置為映射的內存，緩存或兩者的組合。L2中剩余的192K字節(jié)用作映射SRAM。
C6713B具有豐富的外設，包括兩個多通道音頻串行端口（McASP），兩個多通道緩沖串行端口（McBSP），兩個I2C總線，一個專用通用輸入/輸出（GPIO）模塊，兩個通用定時器，一個主機端口接口（HPI）和一個無縫外部存儲器接口（EMIF），能夠連接到SDRAM，SBSRAM和異步外設。
兩個McASP接口模塊均支持一個發(fā)送時鐘區(qū)和一個接收時鐘區(qū)。每個McASP有8個串行數(shù)據(jù)引腳，可以單獨分配到兩個區(qū)域中的任何一個區(qū)域。串行端口支持從2到32個時隙的每個引腳上的時分復用。C6713B具有足夠的帶寬來支持發(fā)送192 kHz立體聲信號的所有16個串行數(shù)據(jù)引腳。每個區(qū)域的串行數(shù)據(jù)可以同時在多個串行數(shù)據(jù)引腳上傳輸和接收，并以飛利浦Inter-IC Sound（I2S）格式進行多種格式化。
另外，McASP發(fā)送器可以被編程為同時輸出多個S / PDIF，IEC60958，AES-3，CP-430編碼的數(shù)據(jù)通道，單個RAM包含用戶數(shù)據(jù)和通道狀態(tài)字段的全部實現(xiàn)。
McASP還提供了廣泛的錯誤檢查和恢復功能，例如每個高頻主時鐘的錯誤時鐘檢測電路，用于驗證主時鐘是否在設定的頻率范圍內。
TMS320C6713B上的兩個I2C端口允許DSP輕松控制外圍設備并與主機處理器進行通信。此外，標準的多通道緩沖串行端口（McBSP）可用于與串行外設接口（SPI）模式的外設進行通信。
TMS320C6713B器件具有兩種引導模式：HPI或外部異步ROM。有關更多詳細信息，請參閱本數(shù)據(jù)手冊的bootmode部分。
TI eXpressDSP™行業(yè)基準測試開發(fā)工具集支持TMS320C67x DSP系列，包括高度優(yōu)化的C / C ++編譯器，Code Composer Studio™集成開發(fā)環(huán)境（IDE），基于JTAG的仿真和實時調試，以及DSP / BIOS™內核。
特性
高性能的浮點數(shù)字信號處理器（DSP）：TMS320C6713B
八個32位指令/周期
32/64位數(shù)據(jù)字
300-，225-，200-MHz（GDP和ZDP）以及225-，200-，167-MHz（PYP）時鐘速率
3.3-，4.4-，5-，6-指令周期
2400 / 1800,1800 / 1350,1600/1200和1336/1000 MIPS / MFLOPS
豐富的外設集，針對音頻進行了優(yōu)化
高度優(yōu)化的C / C ++編譯器
擴展溫度設備可用
的超長指令字（VLIW）TMS320C67x™DSP內核
八個獨立職能部門：
2個ALU（定點）
4個ALU（浮點/定點）
2乘法器（浮點/定點）
具有32個32位通用寄存器的加載 - 存儲架構
指令包裝減小了代碼大小
所有指令有條件的
指令集功能
本機指令為IEEE 754
單精度和雙精度
字節(jié)尋址（8位，16位，32位數(shù)據(jù)）
8位溢出保護
飽和; 位字段提取，設置，清除; 位計數(shù); 正?；?/span>
L1 / L2存儲器架構
4K字節(jié)的L1P程序緩存（直接映射）
4K字節(jié)的L1D數(shù)據(jù)緩存（2路）
256K字節(jié)L2內存總數(shù)：64K字節(jié)L2統(tǒng)一緩存/映射RAM和192K字節(jié)附加L2映射RAM
設備配置
引導模式：HPI，8,16,32位ROM引導
Endianness：小尾，大尾
32位外部存儲器接口（EMIF）
無縫接口到SRAM，EPROM，閃存，SBSRAM和SDRAM
512M字節(jié)的可尋址外部存儲空間
增強型直接存儲器訪問（EDMA）控制器（16個獨立通道）
16位主機端口接口（HPI）
兩個McASP
兩個獨立時鐘區(qū)（1個TX和1個RX）
每個端口8個串行數(shù)據(jù)引腳：可單獨分配給任何時鐘區(qū)域
每個時鐘區(qū)域包括：
可編程時鐘發(fā)生器
可編程幀同步發(fā)生器
TDM流從2-32時隙
支持插槽大?。?/span>
8位，12位，16位，20位，24位，28位，32位
位操作的數(shù)據(jù)格式化程序
多種I2S和相似的比特流格式
集成數(shù)字音頻接口發(fā)射器（DIT）支持：
S / PDIF，IEC60958-1，AES-3，CP-430格式
多達16個發(fā)送引腳
增強的通道狀態(tài)/用戶數(shù)據(jù)
廣泛的錯誤檢查和恢復
兩個內部集成電路總線（I 2 C總線）多主機和從機接口
兩個多通道緩沖串行端口：
串行外設接口（SPI）
高速TDM接口
AC97接口
兩個32位通用定時器
具有16個引腳的專用GPIO模塊（具有外部中斷功能）
基于靈活鎖相環(huán)（PLL）的時鐘發(fā)生器模塊
IEEE-1149.1（JTAG 
）邊界掃描兼容
208引腳PowerPAD™PQFP（PYP）
272-BGA封裝（GDP和ZDP）
0.13微米/六層銅金屬工藝
CMOS技術
3.3-VI / O，1.2- V內部（GDP / ZDP / PYP）
3.3-VI / O，1.4-V內部（GDP / ZDP）[300 MHz]
