【儀表網(wǎng) 儀表研發(fā)】作為新興信息產(chǎn)業(yè)的重要應用領域，物聯(lián)網(wǎng)的萬億級別市場正在逐步形成，超萬億級的設備和節(jié)點將通過物聯(lián)網(wǎng)技術實現(xiàn)萬物互聯(lián)和萬物智聯(lián)。受限于體積、重量和成本等因素，物聯(lián)網(wǎng)節(jié)點(如可穿戴設備、智能家居節(jié)點、無線傳感器節(jié)點、環(huán)境監(jiān)測節(jié)點等)需要在微型電池或能量收集技術進行供電的情況下，能夠持續(xù)工作數(shù)年乃至十年以上，這對芯片提出了苛刻的低功耗要求。
 

　　較先進的集成電路是微處理器或多核處理器的"核心",可以控制電腦到手機到數(shù)字微波爐的一切。存儲器和ASIC是其他集成電路家族的例子，對于現(xiàn)代信息社會非常重要。雖然設計開發(fā)一個復雜集成電路的成本非常高，但是當分散到通常以百萬計的產(chǎn)品上，每個IC的成本小化。IC的性能很高，因為小尺寸帶來短路徑，使得低功率邏輯電路可以在快速開關速度應用。
 

　　目前，降低物聯(lián)網(wǎng)芯片功耗的主要研究方向是基于周期性工作模式的專用型喚醒芯片(例如：專用語音識別喚醒芯片)，通過讓芯片處于周期性的“休眠-喚醒”的切換狀態(tài)，來實現(xiàn)降低功耗的目的；然而，物聯(lián)網(wǎng)節(jié)點通常工作在“隨機稀疏事件”場景下，為了避免丟失隨時可能發(fā)生的事件，通常需要“休眠-喚醒”的頻率遠高于事件的真實發(fā)生率，從而導致了嚴重的功耗浪費。
 

　　北京大學信息科學技術學院微納電子學系的黃如院士-葉樂副教授課題組與浙江省北大信息技術高等研究院、上海芯翼信息科技有限公司合作，在上提出了多級流水異步事件驅(qū)動型芯片架構，將傳統(tǒng)的周期性工作模式轉(zhuǎn)變?yōu)楫惒绞录?qū)動型工作模式，顯著降低了物聯(lián)網(wǎng)節(jié)點在“隨機稀疏事件”場景下的功耗。
 

　　此外，課題組同時提出了時域屏蔽型閾值交叉模數(shù)轉(zhuǎn)換器Level-CrossingADC(LC-ADC)技術，解決了“噪聲誤觸發(fā)導致功能錯誤和功耗上升”這一傳統(tǒng)LC-ADC所固有的難題；并設計了基于時域脈沖信號處理技術的多功能信號特征判決器電路，通過離線或在線軟件定義的方式實現(xiàn)了對幅度、斜率、時間間隔、波峰、波谷等信號特征的組合判決，滿足了物聯(lián)網(wǎng)喚醒芯片對通用性的需求；此外，該芯片無時鐘信號和時鐘網(wǎng)絡，去除了芯片在待機狀態(tài)下的主要功耗來源。
 

　　基于上述創(chuàng)新技術，課題組研制了一顆極低功耗物聯(lián)網(wǎng)通用喚醒芯片，平均功耗僅為57納瓦，比當前同類工作的好水平提升了30倍。該芯片演示了心率異常預警、心電T波異常預警、癲癇預警、語音關鍵詞包絡喚醒等典型物聯(lián)網(wǎng)應用場景，芯片與微控制器MCU芯片等高性能模塊配合，可以在保證極低功耗的前提下實現(xiàn)更多復雜的物聯(lián)網(wǎng)喚醒功能。該工作提出的異步流水線事件驅(qū)動型架構，為極低功耗物聯(lián)網(wǎng)芯片領域的研究提供了一種突破現(xiàn)有功耗瓶頸的研究思路和解決路徑。