北京多晶電子科技有限公司
參 考 價(jià) | 面議 |
產(chǎn)品型號(hào)
品 牌
廠商性質(zhì)其他
所 在 地北京市
聯(lián)系方式:查看聯(lián)系方式
更新時(shí)間:2025-01-12 08:30:10瀏覽次數(shù):41次
聯(lián)系我時(shí),請(qǐng)告知來(lái)自 儀表網(wǎng)暫無(wú)信息 |
ADS41B25 12 位 125MSPS 緩沖低功耗 ADC更新:2022-12-30 10:03:13點(diǎn)擊:產(chǎn)品品牌TI(德州儀器)產(chǎn)品型號(hào)ADS41B25產(chǎn)品描述ADS41B25 作為 ADS4xxx 模數(shù)轉(zhuǎn)換器 (ADC) 系列成員,采用集成模擬輸入緩沖器。 該器件運(yùn)用創(chuàng)新的設(shè)計(jì)技術(shù)以實(shí)現(xiàn)高動(dòng)態(tài)性能,且功耗極低...PDF下載 詢(xún)價(jià) 申請(qǐng)樣品
描述
ADS41B25 作為 ADS4xxx 模數(shù)轉(zhuǎn)換器 (ADC) 系列成員,采用集成模擬輸入緩沖器。 該器件運(yùn)用創(chuàng)新的設(shè)計(jì)技術(shù)以實(shí)現(xiàn)高動(dòng)態(tài)性能,且功耗極低 。 其模擬輸入引腳采用緩沖器,具有跨寬頻率范圍的恒量性能和輸入阻抗優(yōu)勢(shì)。 這類(lèi)器件非常適合于 PA l線性化等多載波、大帶寬通信應(yīng)用。
ADS41B25 具有數(shù)字增益和偏移校正等功能。 該增益選項(xiàng)可用于在較低的滿(mǎn)量程輸入范圍 (特別是高輸入頻率條件)下改善 SFDR 性能。 集成的 dc 偏移校正環(huán)路可用于評(píng)估和消除 ADC 偏移。 在較低的采樣速率條件下, ADC 的操作功耗將自動(dòng)減低,而沒(méi)有性能損失。
該器件支持雙數(shù)據(jù)速率 (DDR) 、低電壓差動(dòng)信號(hào) (LVDS) 和 CMOS 數(shù)字輸出接口。 DDR LVDS 接口( 500MBPS)的低數(shù)據(jù)速率實(shí)現(xiàn)了對(duì)基于現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 的低成本接收器的采用。 該器件具有可用于進(jìn)一步降低功耗的低擺幅 LVDS 模式。 可提高 LVDS 輸出緩沖器的強(qiáng)度來(lái)支持 50Ω 差分終端電阻。
器件采用緊湊型 QFN-48 封裝,而且其技術(shù)規(guī)格是針對(duì)工業(yè)溫度范圍(–40°C 至 +85°C)擬訂的。
特性
Ø 分辨率:12 位 125MSPS
Ø 集成高阻抗
模擬輸入緩沖器:
Ø dc 輸入電容:3.5pF
Ø dc 輸入電阻:10kΩ
Ø 采樣速率:125MSPS
Ø 低功耗:
Ø 1.8V 模擬功耗:114mW
Ø 3.3V 緩沖功耗:96mW
Ø I/O 功耗:100mW (DDR LVDS)
Ø 高動(dòng)態(tài)性能:
Ø SNR: 68.3dBFS (170MHz 時(shí))
Ø SFDR: 87dBc(170MHz 時(shí))
Ø 輸出接口:
Ø 支持可編程擺幅和強(qiáng)度的雙倍數(shù)據(jù)速率 (DDR) LVDS:
Ø 標(biāo)準(zhǔn)擺幅:350mV
Ø 低擺幅:200mV
Ø 默認(rèn)強(qiáng)度:100Ω 終端電阻
Ø 2 倍強(qiáng)度:50Ω 終端電阻
Ø 也支持 1.8V 并行 CMOS 接口
Ø 可編程增益支持 SNR/SFDR 平衡
Ø DC 偏移校正
Ø 支持低輸入時(shí)鐘幅度
Ø 封裝: QFN-48 (7mm × 7mm)
您感興趣的產(chǎn)品PRODUCTS YOU ARE INTERESTED IN
Com-Power線路阻抗穩(wěn)定網(wǎng)絡(luò)
LI-220C ¥8儀表網(wǎng) 設(shè)計(jì)制作,未經(jīng)允許翻錄必究 .? ? ?
請(qǐng)輸入賬號(hào)
請(qǐng)輸入密碼
請(qǐng)輸驗(yàn)證碼
請(qǐng)輸入你感興趣的產(chǎn)品
請(qǐng)簡(jiǎn)單描述您的需求
請(qǐng)選擇省份
聯(lián)系方式
北京多晶電子科技有限公司