深圳市銳測電子科技有限公司
深圳市銳測電子科技有限公司
| 產地 | 進口 | 加工定制 | 是 |
|---|
如何透過Introspect eDP Generator and eDP Analyzer來設計與驗證ALPM,eDP Generator / Analyzer來設計與驗證ALPM
為了推動創(chuàng)新，任何產品設計都強調在提供高性能的同時節(jié)省功耗。 就移動顯示效率而言，Embedded DisplayPort 也不例外。
如何透過SV5C-eDP Generator and eDP Analyzer來設計與驗證ALPM
SV5C-eDP Generator的優(yōu)勢之一就是提供了完整的eDP總線上所有的訊號輸出，用于產生影像、建立通信鏈接以及在main link和 AUX的指令之間創(chuàng)建精確的時序關系。
工程師可以透過靈活的指令編輯環(huán)境來創(chuàng)造出功能性以及發(fā)送連續(xù)圖像的壓力性測試，來驗證DDIC或是面板的接收能力極限。例如，SV5C-eDP generator允許工程師發(fā)送任何的指令，
例如“phySleep"。當然，你也可以發(fā)出另一個 AUX_WAKE 命令，來驗證DDIC或TCON能夠如你預期的快速恢復至正常運作的fast training過程。
同時，SV5C支持Embedded DisplayPort(eDP) v1.5與Display Port(DP) ；支持連續(xù)的Data Rate范圍；支持任意控制輸出通道數從1Lane到4Lanes與Auxiliary Channel；
支持獨立控制每個輸出信道的電壓擺幅與共膜電壓(common mode voltage)；支持提供多項物理層控制能力，jitter injection, sinusoidal voltage noise injection, per-wire timing skew。
eDP Generator / Analyzer來設計與驗證ALPM
下方是透過Introspect eDP Analyzer所擷取到的總線封包，他呈現出了Generator進行ALPM測試時，待測物在接收到PHU_SLEEP后自行關閉，然后，Generator再發(fā)送 AUX_WAKE指令，
緊接著是fast training（TPS1 和 TPS2）。 然后，再傳輸下一幀的圖像。
eDP Generator / Analyzer來設計與驗證ALPM
您感興趣的產品PRODUCTS YOU ARE INTERESTED IN
儀表網 設計制作，未經允許翻錄必究 .? ? ?
請輸入賬號
請輸入密碼
