上海歐戟貿(mào)易有限公司，只要是德國或歐盟進口品牌都做?。?！

右上角，歡迎詢價?。。?！

上海歐戟貿(mào)易有限公司

歐戟控制設(shè)備（上海）有限公司是歐美備件服務(wù)供應(yīng)商。專注于進口機電設(shè)備、儀器儀表等進口設(shè)備。

我們的客戶來自汽車（一汽大眾、一汽解放、北京奔馳、奇瑞），汽車下游（大陸汽車、卡斯馬、華域、麥格納），鋼鐵（武漢鋼鐵、山西太鋼、寶鋼），食品（百威、旺旺），能源（中石化、中石油）等多個行業(yè)。

優(yōu)勢品牌

傳感器：HBM、Baumer、KIMO、GE、Kistler、Lorenz、SenoTec

開關(guān)：SUCO、Euchner、Layher、Schmersal、Contrinex、Schneider

工業(yè)閥門：Parker、Bucher、Moog、IMAV、AVENTICS、Gemue

工業(yè)泵：Parker、Bucher、Moog、Kracht、Vogel、Hawe

電機驅(qū)動：Bosch、Bonfiglioli、Jahns、VEM

夾具模具：Zimmer、Schunk、OTT、PHD、robohand、Berg、Rud

儀器儀表：Wika、Jumo、GMC、Phoenix、GOSSEN、Warmbier

電氣元件：Siemens、B&R、Vipa、Puls、Murr

歐戟進口Isomap HPM-DIA KG1 B 2428

歐戟進口Isomap HPM-DIA KG1 B 2428

 我們公司銷售Isomap價格和貨期都很有優(yōu)勢，歡迎詢價。

不僅如此，我們還銷售各種德國進口品牌的產(chǎn)品，常用型號：

隨著電子技術(shù)及印制板制造技術(shù)的發(fā)展，電路板已經(jīng)成為電子產(chǎn)品的重要組成部分，用印制電路板制造的電子產(chǎn)品具有可靠性高、一致性好、機械強度高、重量輕、體積小、易于標(biāo)準(zhǔn)化等優(yōu)點。但是隨著電子產(chǎn)品設(shè)計越來越復(fù)雜，印刷電路板的密度也日趨增加，因此印刷板的測試及修理也愈加困難。為了提高印刷電路板的檢測及維修的自動化程度，本文設(shè)計了一種通用的電路板自動測試系統(tǒng)，系統(tǒng)從針床到測試軟件的各個環(huán)節(jié)都采用了開放型的設(shè)計，通用性很強。

　　1.系統(tǒng)的總體結(jié)構(gòu)

　　本系統(tǒng)的主要目的是測試電路板是否工作正常，是通過對電路板上關(guān)鍵信號進行測試來達到的。因此，本系統(tǒng)的任務(wù)就是對電路板上的關(guān)鍵信號進行采集，通過PC端的軟件進行分析得出測試結(jié)果。系統(tǒng)分為針床、信號采集和傳輸模塊、測試軟件3個部分。作為一個通用的測試系統(tǒng)，在3個部分中均考慮了較強的通用性。

　　本自動測試系統(tǒng)的結(jié)構(gòu)框圖見圖1。系統(tǒng)的工作原理是：通過針床將待測信號導(dǎo)出，F(xiàn)PGA通過控制多路模擬開關(guān)將待測信號采集進來，將數(shù)據(jù)通過相應(yīng)協(xié)議傳送到PC機，用自動測試軟件測試各個信號是否正常。

　　圖1系統(tǒng)結(jié)構(gòu)示意圖

　　由于待測信號的頻率相差較大，有直流信號，也有頻率高于103MHz的脈沖信號，以及在其間的多種頻率的信號，因此本系統(tǒng)采用低頻和高頻2組信號采樣電路，來適應(yīng)不同信號采集的需要。

　　2.主要芯片介紹

　　本系統(tǒng)中用到的主要芯片有：主芯片EP2S63，AD采樣芯片AD7864和AT84AD331。以下對這3種芯片進行簡要介紹：

　　EP2S63是altera公司的Strati系列的FPGA，該系列的FPGA采用先進的93nm生產(chǎn)工藝;將FPGA性能推向了新高度，該系列是業(yè)界最快、密度的FPGA。EP2S63擁有多達84個專用LVDS差分邏輯接收通道，每個LVDS通道數(shù)據(jù)傳輸速率達1Gb/s。其內(nèi)部具有專門的高速數(shù)字鎖相環(huán)電路，能夠產(chǎn)生可供ADC電路使用的時鐘信號。

　　AD7864是一種較低速、低功耗、可以4通道同時采樣的12bA/D轉(zhuǎn)換器。它擁有12位A/D轉(zhuǎn)換器，可同時采樣4個輸入通道，并具有4個采樣、保持放大器;單電源供電(+5V)，多個轉(zhuǎn)換電壓范圍，對于每一個模擬輸入通道均有過壓保護電路;4通道同時工作時，最大采樣率為133kHz。

　　AT84AD331是Atmel公司生產(chǎn)的高速采集芯片。該器件集成了兩路(I和Q)獨立的ADC，具有8b轉(zhuǎn)換精度，每個通道具有l(wèi)Gs/s的采樣率，在交錯模式下采樣率達2Gs/s。該芯片基于高速應(yīng)用場合的要求，模擬輸入、數(shù)字時鐘輸入、數(shù)字時鐘輸出、數(shù)據(jù)輸出，同步時鐘輸出都采用差分方式。數(shù)據(jù)輸出采用LVDS標(biāo)準(zhǔn)，其傳輸率可達1Gb/s，使用其內(nèi)部的多路分離器，可以降低輸出數(shù)據(jù)率，也可以方便地與多種類型的高速FPGA直接相連。采用1∶2模式時，輸出數(shù)據(jù)速率降為533Mb/s，可以滿足多數(shù)FPGA接收數(shù)據(jù)的要求。

　　3.系統(tǒng)設(shè)計

　　3.1針床設(shè)計

　　針床是電路板測試系統(tǒng)的重要部件，是電路板信號導(dǎo)出的平臺。針床的通用性較差，一般是每種電路板對應(yīng)一個特定的針床，這使系統(tǒng)的通用性受到很大的限制。為使針床具有一定的通用性，本系統(tǒng)中對針床的相關(guān)部件進行了一些改進：

　　圖2針床示意圖

　　(1)探針設(shè)計。探針見圖2a。本探針是以目前市場上的探針為基礎(chǔ)、自行設(shè)計的內(nèi)含彈簧的探針，易于固定，信號導(dǎo)出方便：

　　探針的一端為探頭，是與電路板接觸，并導(dǎo)出信號的部分;另一端是固定座，是絕緣體，中空，內(nèi)含彈簧，使探頭能夠伸縮;中間為信號的導(dǎo)出端子。為減少各個信號間的干擾，導(dǎo)線均采用屏蔽線。為適應(yīng)不同信號要求，按粗細和允許的信號帶寬要求探針分為多種型號，使用時根據(jù)需要對探針型號進行選擇。

　　(2)探針的固定：在本系統(tǒng)的針床上，探針的固定是采用兩塊相同的探針固定板和4塊擋板組成，固定板和探針的固定示意圖見圖2b和圖2c：固定板的大小與待測板相同，板上固定孔位置需根據(jù)電路板的技術(shù)文件來確定，孔的大小需根據(jù)選取探針的型號來決定。擋板可以在整個針床的底座上進行移動調(diào)整，以適應(yīng)不同尺寸電路板的固定要求;擋板的寬度，前后兩個為233mm，左右兩個為73mm。

　　3.2信號采集

　　電路板上輸出的待測信號主要有三類：電源信號、脈沖數(shù)字信號、電平變換信號。此外還有一些頻率較高的模擬信號，如音視頻信號，此類信號一般不作為關(guān)鍵測試信號，若需測試時可按高頻信號進行采集。其中電源信號和電平變換信號均可視為直流信號來采集，用AD7864完成采集。而脈沖數(shù)字信號的頻率較高，動輒就幾十兆赫茲甚至上百兆赫茲，需要用高速的AD(本系統(tǒng)中用的是AT84AD331)來進行采集，并且需要對頻率進行測量。因此本系統(tǒng)信號采集分為低頻和高頻兩個部分，下面分別敘述：

　　(1)低頻部分。本部分主要采集的是電源信號和電平變換信號，采用AD7864作為采集芯片。AD7864具有片內(nèi)時鐘、讀寫允許邏輯、多種通道選擇方式以及內(nèi)部精確的2.5V參考電壓，這使得其與高速處理器的接口變得非常簡單。AD7864轉(zhuǎn)換后的數(shù)據(jù)讀取采用轉(zhuǎn)換后讀取數(shù)據(jù)的方式，其讀取時序見圖3。

　　圖3AD7864數(shù)據(jù)讀取時序圖

　　采集到的數(shù)據(jù)為D3～D11共12位，需根據(jù)采集到的數(shù)據(jù)來計算電壓值，計算公式如下：

　　當(dāng)D11位為3時，電壓為正值，計算公式為：

　　當(dāng)D11位為1時，電壓為負值，計算公式為：

　　以上兩式中D為讀取的12位數(shù)據(jù)，F(xiàn)SR為AD7864的測量范圍，本例中為23V(測量范圍為V)。

　　(2)高頻部分。主要是對脈沖數(shù)字信號的采集，包括頻率測量和信號采集兩個部分。脈沖數(shù)字信號的頻率是確定電路板是否工作正常的重要參數(shù)，因此確定脈沖信號的頻率是否正常是本測試系統(tǒng)的必要工作。本系統(tǒng)是將待測信號接入FPGA與53MHz的高精度時鐘同時開始計數(shù)，一段時間后，通過兩個信號的計數(shù)值來計算脈沖信號頻率的。信號采集是以AT84AD331作為采集芯片。AT84AD331與EP2S63的連接見圖4。

　　圖4AT84AD331接口圖

　　AT84AD331可以配置成I路和Q路單獨使用，此時可以同時采集兩路信號，采樣率為1Gs/s;也可以配置成I和Q路的交錯采樣，此時只能采集1路信號，等效采樣率為2Gs/s，使用時可以根據(jù)需要對該芯片進行在線配置。FPGA對AT84AD331數(shù)據(jù)讀取時序見圖5。

　　圖5AT84AD331數(shù)據(jù)讀取時序圖

　　由于AT84AD331輸入信號為差分信號，且信號峰峰值要求不超過533mV。電路板上的待測信號都是單端的并且峰峰值一般在4V～5V之間。本系統(tǒng)中采用了13∶1的變壓器耦合輸入方式，可以完成單端信號到差分信號的轉(zhuǎn)換，并且使信號電壓滿足要求。

　　在FPGA內(nèi)部完成對LVDS信號的讀取、組合、排序以及存儲等操作。一般情況下存儲的采樣點的值在1333以內(nèi)，然后對這些采樣點的值進行計算，可以得到實際電壓值，計算公式如下：